監(jiān)控多層電路板疊錯次序的方法

基本信息

申請?zhí)?/td> CN201410791011.6 申請日 -
公開（公告）號 CN104507276B 公開（公告）日 2019-04-19
申請公布號 CN104507276B 申請公布日 2019-04-19
分類號 H05K3/46（2006.01）I; G01R31/02（2006.01）I; G01R27/02（2006.01）I 分類 其他類目不包含的電技術(shù);
發(fā)明人 徐學(xué)軍 申請（專利權(quán)）人 深圳市五株科技股份有限公司
代理機(jī)構(gòu) 深圳市中原力和專利商標(biāo)事務(wù)所（普通合伙） 代理人 深圳市五株科技股份有限公司
地址 518035 廣東省深圳市寶安區(qū)西鄉(xiāng)鎮(zhèn)鐘屋工業(yè)區(qū)
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種監(jiān)控多層板疊錯次序的方法。所述監(jiān)控多層板疊錯次序的方法包括步驟一、提供一待檢測的多層電路板、一檢測電路導(dǎo)通的檢測裝置及外接電源，所述多層電路板包括工作電路板和在不同位置設(shè)有銅箔的檢測電路板；步驟二、在所述檢測電路板上鉆出多個深度不同的通孔；步驟三、將外接電源的兩端分別與所述檢測電路板兩端連接；步驟四、觀察所述檢測裝置與所述檢測電路板之間能否正常導(dǎo)通，從而判斷工作電路板疊放次序的情況，完成檢測后移除所述檢測電路板，不會對產(chǎn)品本身造成任何不良影響。本發(fā)明提供的監(jiān)控多層板疊錯次序的方法具有快捷高效、方便直觀等優(yōu)點，可以有效發(fā)現(xiàn)疊放錯誤的多層電路板，提高了產(chǎn)品質(zhì)量，避免了不良品的流出。