FPGA靜態(tài)時序分析方法

基本信息

申請?zhí)?/td> CN201711416469.3 申請日 -
公開（公告）號 CN108073771B 公開（公告）日 2022-01-04
申請公布號 CN108073771B 申請公布日 2022-01-04
分類號 G06F30/331（2020.01）I;G06F30/3312（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 楊興;張海濤 申請（專利權(quán)）人 中國電子科技集團公司第四十七研究所
代理機構(gòu) 沈陽科苑專利商標代理有限公司 代理人 王倩
地址 110032遼寧省沈陽市皇姑區(qū)陵園街20號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及FPGA靜態(tài)時序分析方法，具體為提取出整個電路存在的所有時序路徑，考察信號在這些路徑上通過時是否滿足時序約束的要求，通過對最大路徑延遲和最小路徑延遲的分析找出違背時序約束的錯誤。本發(fā)明能夠更快的發(fā)現(xiàn)使芯片時序失效和對芯片性能起決定作用的關(guān)鍵路徑。