一種基于FPGA的數(shù)據(jù)傳輸方法與裝置

基本信息

申請?zhí)?/td> CN202110449253.7 申請日 -
公開（公告）號 CN113342724A 公開（公告）日 2021-09-03
申請公布號 CN113342724A 申請公布日 2021-09-03
分類號 G06F13/42（2006.01）I;G06F13/16（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 聶泳忠;寇強(qiáng);李紅星 申請（專利權(quán)）人 西人馬（西安）測控科技有限公司
代理機(jī)構(gòu) 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 代理人 彭瓊
地址 710065陜西省西安市雁塔區(qū)天谷七路996號西安國家數(shù)字出版基地A座12201室
法律狀態(tài) -

摘要

摘要 本發(fā)明實施例提供了一種基于FPGA的數(shù)據(jù)傳輸方法與裝置。緩存器數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)量時，向數(shù)據(jù)處理器發(fā)送數(shù)據(jù)待處理通知，接收數(shù)據(jù)處理器根據(jù)數(shù)據(jù)待處理通知發(fā)送的數(shù)據(jù)傳輸參數(shù)，數(shù)據(jù)傳輸參數(shù)包括數(shù)據(jù)傳輸長度和數(shù)據(jù)傳輸首地址，根據(jù)數(shù)據(jù)傳輸長度和數(shù)據(jù)傳輸首地址向數(shù)據(jù)處理器的第一內(nèi)存空間傳輸數(shù)據(jù)，當(dāng)向第一內(nèi)存空間傳輸數(shù)據(jù)完成時，向數(shù)據(jù)處理器的第二內(nèi)存空間傳輸數(shù)據(jù)，并向數(shù)據(jù)處理器發(fā)送數(shù)據(jù)傳輸完成通知，以用于數(shù)據(jù)處理器根據(jù)數(shù)據(jù)傳輸完成通知讀取第一內(nèi)存空間內(nèi)的數(shù)據(jù)。能夠提高PCIE IP核帶寬利用率，滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/td>