基于FPGA的PCIE加速卡及其冷復(fù)位方法、電路

基本信息

申請(qǐng)?zhí)?/td> CN201610039644.0 申請(qǐng)日 -
公開（公告）號(hào) CN105718009A 公開（公告）日 2016-06-29
申請(qǐng)公布號(hào) CN105718009A 申請(qǐng)公布日 2016-06-29
分類號(hào) G06F1/24(2006.01)I;G06F9/445(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 文開壹;王文華 申請(qǐng)（專利權(quán)）人 杭州菲數(shù)科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 310024 浙江省杭州市西湖區(qū)轉(zhuǎn)塘科技經(jīng)濟(jì)區(qū)塊16號(hào)4幢364號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的PCIE加速卡及其冷復(fù)位方法、電路，在FPGA加載了錯(cuò)誤的配置數(shù)據(jù)時(shí)，或者希望冷復(fù)位PCIE加速板卡時(shí)，可以簡(jiǎn)單有效的實(shí)現(xiàn)。既不需要人工對(duì)主機(jī)關(guān)機(jī)斷電再開機(jī)上電，也不需要專用的JTAG加載線對(duì)FPGA進(jìn)行重配置，省去了很多麻煩。