余數(shù)計(jì)算電路、除法單元及除法器
基本信息
| 申請(qǐng)?zhí)?/td> | CN201820254329.4 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN208126368U | 公開（公告）日 | 2018-11-20 |
| 申請(qǐng)公布號(hào) | CN208126368U | 申請(qǐng)公布日 | 2018-11-20 |
| 分類號(hào) | G06F7/535 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 古進(jìn) | 申請(qǐng)（專利權(quán)）人 | 上海昴星微電子有限公司 |
| 代理機(jī)構(gòu) | 北京卓特專利代理事務(wù)所（普通合伙） | 代理人 | 北京憶芯科技有限公司;上海昴星微電子有限公司 |
| 地址 | 100085 北京市海淀區(qū)創(chuàng)業(yè)中路32號(hào)樓32-1-1-167室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型提供一種余數(shù)計(jì)算電路、除法單元及除法器。本實(shí)用新型的除法器用于計(jì)算N進(jìn)制數(shù)除以N?1的余數(shù)，被除數(shù)AxAx?1A…A1A0是x+1位的N進(jìn)制數(shù)，Ax到A0各自是1位N進(jìn)制數(shù)，Ax是被除數(shù)的最高位，A0是被除數(shù)的最低位，Ak是與Ak?1相鄰的高位，其中1≤k≤x，N、x與k是非零自然數(shù)，包括x+1個(gè)除法單元，除法單元DIVj的被除數(shù)輸入端的低位耦合到Aj，高位耦合到除法單元DIVj+1輸出的余數(shù)Ej+1，除法單元DIVj的輸出的商作為所述除法器的商Dj，除法單元DIVj的輸出的余數(shù)Ej耦合到除法單元DIVj?1的被除數(shù)的高位，其中j為自然數(shù)且1≤j≤x?1。 |
