一種晶圓芯片測(cè)試方法

基本信息

申請(qǐng)?zhí)?/td> CN201810320694.5 申請(qǐng)日 -
公開（公告）號(hào) CN108693456B 公開（公告）日 2021-07-20
申請(qǐng)公布號(hào) CN108693456B 申請(qǐng)公布日 2021-07-20
分類號(hào) G01R31/26;G01R31/28 分類 測(cè)量；測(cè)試;
發(fā)明人 姚禹;鄭遠(yuǎn)志;陳向東;梁旭東 申請(qǐng)（專利權(quán)）人 馬鞍山杰生半導(dǎo)體有限公司
代理機(jī)構(gòu) 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 代理人 楊澤;劉芳
地址 243000 安徽省馬鞍山市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)寶慶路399號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種晶圓芯片測(cè)試方法。包括如下步驟：對(duì)第一晶圓芯片進(jìn)行全比例測(cè)試，得到第一測(cè)試數(shù)據(jù)；其中，第一晶圓芯片位于未經(jīng)減薄和切割的晶圓上，晶圓能切割成多個(gè)第一晶圓芯片；對(duì)第二晶圓芯片進(jìn)行全比例測(cè)試，得到第二測(cè)試數(shù)據(jù)；其中，第二晶圓芯片為對(duì)第一晶圓芯片減薄和切割后所得到的；對(duì)相對(duì)應(yīng)的第一晶圓芯片的第一測(cè)試數(shù)據(jù)和第二晶圓芯片的第二測(cè)試數(shù)據(jù)進(jìn)行合檔處理，得到第三測(cè)試數(shù)據(jù)。本發(fā)明提供的晶圓芯片測(cè)試方法，第三測(cè)試數(shù)據(jù)中的電學(xué)數(shù)據(jù)源自第二測(cè)試數(shù)據(jù)中第二電學(xué)數(shù)據(jù)，可以真實(shí)表征晶圓切割后的良率狀況；第三測(cè)試數(shù)據(jù)中的光學(xué)數(shù)據(jù)源自第一測(cè)試數(shù)據(jù)中的第一光學(xué)數(shù)據(jù)，解決了晶圓芯片無法偵測(cè)芯片真實(shí)光學(xué)參數(shù)的問題。