一種多路時(shí)鐘輸出及輸入對(duì)齊零延時(shí)電路

基本信息

申請(qǐng)?zhí)?/td> CN202110863866.5 申請(qǐng)日 -
公開（公告）號(hào) CN113411082A 公開（公告）日 2021-09-17
申請(qǐng)公布號(hào) CN113411082A 申請(qǐng)公布日 2021-09-17
分類號(hào) H03L7/087（2006.01）I;H03L7/10（2006.01）I 分類 基本電子電路;
發(fā)明人 皮德義;鄭慧;周安愷 申請(qǐng)（專利權(quán)）人 新港海岸（北京）科技有限公司
代理機(jī)構(gòu) 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 李偉
地址 100102北京市朝陽區(qū)利澤中園106號(hào)樓4層401A、403A
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┮环N多路時(shí)鐘輸出及輸入對(duì)齊零延時(shí)電路，包括：總線、鑒相器和調(diào)相器，多路輸入時(shí)鐘和輸出時(shí)鐘都可以通過總線傳輸至鑒相器；本申請(qǐng)通過總線傳輸需要被對(duì)齊的時(shí)鐘信號(hào)，因此需要被對(duì)齊的時(shí)鐘信號(hào)可以在芯片上的任意位置，且其位置可以相距較遠(yuǎn)；本申請(qǐng)?zhí)峁┑亩嗦窌r(shí)鐘輸出及輸入對(duì)齊零延時(shí)電路的電路架構(gòu)簡(jiǎn)單，且可靈活調(diào)整，可實(shí)現(xiàn)同時(shí)有多種不同的時(shí)鐘對(duì)齊信號(hào)，做到時(shí)鐘信號(hào)零延時(shí)，從而保證時(shí)鐘信號(hào)時(shí)間同步的精度。