一種時(shí)鐘占空比調(diào)整電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN201821948083.7 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN209072444U | 公開（公告）日 | 2019-07-05 |
| 申請(qǐng)公布號(hào) | CN209072444U | 申請(qǐng)公布日 | 2019-07-05 |
| 分類號(hào) | H03K3/017（2006.01）I | 分類 | 基本電子電路; |
| 發(fā)明人 | 劉昌; 劉金亮 | 申請(qǐng)（專利權(quán)）人 | 新港海岸（北京）科技有限公司 |
| 代理機(jī)構(gòu) | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 王寶筠 |
| 地址 | 100102 北京市朝陽(yáng)區(qū)利澤中園106號(hào)樓4層401A、403A | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型公開了一種占空比調(diào)整電路，該占空比調(diào)整電路包括：邏輯控制電路和觸發(fā)器，其中：邏輯控制電路的數(shù)據(jù)輸入端接收待發(fā)送數(shù)據(jù)，邏輯控制電路的輸出端與觸發(fā)器的輸入端相連；觸發(fā)器的時(shí)鐘信號(hào)輸入端接收輸入時(shí)鐘信號(hào)，觸發(fā)器的輸出端作為時(shí)鐘占空比調(diào)整電路的輸出端，將輸出時(shí)鐘信號(hào)輸出。本實(shí)用新型利用待發(fā)送數(shù)據(jù)根據(jù)配置好的待發(fā)送數(shù)據(jù)與輸出時(shí)鐘信號(hào)的占空比對(duì)應(yīng)關(guān)系選擇時(shí)鐘碼型，并且利用數(shù)據(jù)先后順序進(jìn)行碼型拼接，再用輸入時(shí)鐘信號(hào)同步拼接好的碼型，便可以實(shí)現(xiàn)輸入數(shù)據(jù)對(duì)時(shí)鐘的調(diào)制，保證時(shí)鐘頻率不變的情況下實(shí)現(xiàn)傳輸時(shí)鐘的同時(shí)傳輸數(shù)據(jù)，并保證時(shí)鐘具有低抖動(dòng)的特性。 |
