一種數(shù)據(jù)自動(dòng)同步電路、數(shù)據(jù)同步設(shè)備及數(shù)據(jù)同步方法

基本信息

申請(qǐng)?zhí)?/td> CN201610929750.6 申請(qǐng)日 -
公開（公告）號(hào) CN108012092A 公開（公告）日 2018-05-08
申請(qǐng)公布號(hào) CN108012092A 申請(qǐng)公布日 2018-05-08
分類號(hào) H04N5/341;H04N5/232 分類 電通信技術(shù);
發(fā)明人 雷雨;張一中 申請(qǐng)（專利權(quán)）人 成都觀界創(chuàng)宇科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 610041 四川省成都市高新區(qū)天華二路219號(hào)2棟1單元1層3號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種數(shù)據(jù)自動(dòng)同步電路、數(shù)據(jù)同步設(shè)備及數(shù)據(jù)同步方法，該數(shù)據(jù)自動(dòng)同步電路包括：輸入輸出延遲模塊，用于接收?qǐng)D像傳感器發(fā)送的當(dāng)前幀圖像數(shù)據(jù)；同步碼信息檢測(cè)模塊，與所述輸入輸出延遲模塊連接，所述同步碼信息檢測(cè)模塊用于檢測(cè)所述當(dāng)前幀圖像數(shù)據(jù)中包括的同步碼信息，所述同步碼信息包括行頭信息和行尾信息；延時(shí)調(diào)節(jié)模塊，與所述同步碼信息檢測(cè)模塊連接，所述延時(shí)調(diào)節(jié)模塊用于根據(jù)所述同步碼信息，進(jìn)行數(shù)據(jù)自動(dòng)同步。本發(fā)明實(shí)施例的方案中，解決了現(xiàn)有技術(shù)中存在的在基于FPGA進(jìn)行數(shù)據(jù)采集時(shí)，除圖像傳感器外，需要增加其他器件向FPGA發(fā)送特定的訓(xùn)練序列才能實(shí)現(xiàn)數(shù)據(jù)自動(dòng)同步的技術(shù)問題，實(shí)現(xiàn)了根據(jù)圖像數(shù)據(jù)本身完成數(shù)據(jù)自動(dòng)同步的技術(shù)效果。