一種芯片測(cè)試板及制作方法

基本信息

申請(qǐng)?zhí)?/td> CN202110318946.2 申請(qǐng)日 -
公開（公告）號(hào) CN113064053A 公開（公告）日 2021-07-02
申請(qǐng)公布號(hào) CN113064053A 申請(qǐng)公布日 2021-07-02
分類號(hào) G01R31/28（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 任振舟;楊磊;羅雄科 申請(qǐng)（專利權(quán)）人 上海澤豐半導(dǎo)體科技有限公司
代理機(jī)構(gòu) 上海碩力知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 楊用玲
地址 200233上海市徐匯區(qū)田州路159號(hào)15單元1302室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及芯片測(cè)試領(lǐng)域，本發(fā)明實(shí)施例提供一種芯片測(cè)試板及制作方法，其測(cè)試板包括：母電路板和子電路板；所述母電路板與所述子電路板電連接，其中：所述母電路板用于設(shè)計(jì)芯片的普通信號(hào)測(cè)試電路；所述子電路板用于設(shè)計(jì)芯片的高速信號(hào)測(cè)試電路；所述母電路板和所述子電路板在進(jìn)行測(cè)試時(shí)通過緊固件與針座連接固定，通過所述子電路板與所述針座接觸以接收測(cè)試信號(hào)。本發(fā)明實(shí)施例的技術(shù)方案將高速與普通信號(hào)拆分的處理方式，提升了高速性能、降低母電路板的設(shè)計(jì)加工難度，同時(shí)了節(jié)約成本。