一種半導(dǎo)體芯片寄生電容的測(cè)試方法及裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110027707.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112881882A | 公開（公告）日 | 2021-06-01 |
| 申請(qǐng)公布號(hào) | CN112881882A | 申請(qǐng)公布日 | 2021-06-01 |
| 分類號(hào) | G01R31/28;H01L21/66 | 分類 | 測(cè)量；測(cè)試; |
| 發(fā)明人 | 黃寓洋 | 申請(qǐng)（專利權(quán)）人 | 蘇州蘇納光電有限公司 |
| 代理機(jī)構(gòu) | 南京利豐知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） | 代理人 | 王鋒 |
| 地址 | 215000 江蘇省蘇州市工業(yè)園區(qū)星湖街218號(hào)生物納米園A4樓109C單元 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種半導(dǎo)體芯片寄生電容的測(cè)試方法及裝置，所述方法包括：測(cè)試芯片的總電容，測(cè)試芯片內(nèi)部的Pad寄生電容，測(cè)試芯片的有源區(qū)電容，根據(jù)總電容、Pad寄生電容和有源區(qū)電容，計(jì)算芯片的爬坡寄生電容。本發(fā)明可以有效地計(jì)算出芯片的爬坡寄生電容，從而可以對(duì)該電容進(jìn)行具體調(diào)整，進(jìn)而減小該電容對(duì)高速芯片帶寬的影響。 |
