終端處理器調(diào)節(jié)方法及終端處理器調(diào)節(jié)裝置

基本信息

申請(qǐng)?zhí)?/td> CN201811055792.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN109168191A 公開(kāi)（公告）日 2019-01-08
申請(qǐng)公布號(hào) CN109168191A 申請(qǐng)公布日 2019-01-08
分類號(hào) H04W52/02;H04M1/725 分類 電通信技術(shù);
發(fā)明人 陳曉青 申請(qǐng)（專利權(quán)）人 廈門美圖移動(dòng)科技有限公司
代理機(jī)構(gòu) 北京超凡志成知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 廈門美圖移動(dòng)科技有限公司
地址 361000 福建省廈門市火炬高新區(qū)創(chuàng)業(yè)園創(chuàng)業(yè)大廈112A
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┮环N終端處理器調(diào)節(jié)方法及終端處理器調(diào)節(jié)裝置，涉及處理器調(diào)節(jié)技術(shù)領(lǐng)域。該方法，包括：獲取第k?1時(shí)刻的處理器參數(shù)u(k?1)、第k?2時(shí)刻的處理器參數(shù)u(k?2)、第k時(shí)刻的卡頓參數(shù)y(k)、及第k?1時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)根據(jù)第k?1時(shí)刻的處理器參數(shù)u(k?1)、第k?2時(shí)刻的處理器參數(shù)u(k?2)、卡頓參數(shù)y(k)、偽偏導(dǎo)估計(jì)數(shù)及預(yù)設(shè)的第k+1時(shí)刻的卡頓參數(shù)y(k+1)*，采用無(wú)模型自適應(yīng)控制MFAC算法，計(jì)算第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)根據(jù)該第k時(shí)刻的偽偏導(dǎo)估計(jì)數(shù)計(jì)算第k時(shí)刻的處理器參數(shù)u(k)；根據(jù)所述第k時(shí)刻的處理器參數(shù)u(k)，調(diào)整第k時(shí)刻的實(shí)際處理器參數(shù)u(k)。上述通過(guò)當(dāng)前時(shí)刻的卡頓參數(shù)求取平衡時(shí)刻的較優(yōu)處理器參數(shù)，利用該最優(yōu)處理器參數(shù)調(diào)節(jié)終端實(shí)際的處理器參數(shù)，既解決了卡頓問(wèn)題，同時(shí)也較省電，使得終端使用效果最優(yōu)化。