一種芯片封裝結(jié)構(gòu)及芯片封裝方法
基本信息
| 申請?zhí)?/td> | CN201910172569.9 | 申請日 | - |
| 公開（公告）號 | CN111668104A | 公開（公告）日 | 2020-09-15 |
| 申請公布號 | CN111668104A | 申請公布日 | 2020-09-15 |
| 分類號 | H01L21/50(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 謝雷 | 申請（專利權(quán)）人 | 無錫華潤安盛科技有限公司 |
| 代理機構(gòu) | 北京博思佳知識產(chǎn)權(quán)代理有限公司 | 代理人 | 無錫華潤安盛科技有限公司 |
| 地址 | 214028江蘇省無錫市新區(qū)錫梅路55號 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種芯片封裝結(jié)構(gòu)及芯片封裝方法，利用一個絕緣支撐體承載多個銅互連線形成銅夾組件，通過將銅夾組件對合于芯片的正面，可使多個銅互連線的兩端同時實現(xiàn)焊盤與對應引腳的對位；之后通過一次鍵合工藝，可實現(xiàn)各個銅互連線、對位的焊盤與引腳的電連接。好處在于：相對于現(xiàn)有傳統(tǒng)工藝在芯片正面的焊盤與引線框架的引腳之間多次引線鍵合的方案，可提高封裝效率。此外，銅互連線的最高處大致與芯片上表面齊平，封裝結(jié)構(gòu)的整體厚度小。?? |
