多單元功率集成模塊的低寄生疊裝結(jié)構(gòu)及封裝工藝
基本信息
申請?zhí)?/td> | CN202111057400.2 | 申請日 | - |
公開(公告)號 | CN113764386A | 公開(公告)日 | 2021-12-07 |
申請公布號 | CN113764386A | 申請公布日 | 2021-12-07 |
分類號 | H01L25/065(2006.01)I;H01L21/50(2006.01)I;H01L23/367(2006.01)I;H01L23/373(2006.01)I;H01L23/495(2006.01)I;H01L23/04(2006.01)I;H01L23/14(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 鮑婕;周云艷;胡娟;張俊武;周斌 | 申請(專利權(quán))人 | 黃山谷捷散熱科技有限公司 |
代理機構(gòu) | 蘇州國誠專利代理有限公司 | 代理人 | 韓鳳 |
地址 | 245061安徽省黃山市徽州區(qū)城北工業(yè)園文峰西路10號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及一種多單元功率集成模塊的低寄生疊裝結(jié)構(gòu)及封裝工藝,該功率模塊將三相逆變功率單元布局在模塊中間位置,三相橋式整流單元和制動斬波單元分別位于兩側(cè)。直流母線端子位于模塊同一側(cè),且高低壓端子交替排列,三相逆變功率輸出端子以及控制信號端子位于模塊另一側(cè),三相橋式整流單元的交流輸入端子從模塊右側(cè)引出。本發(fā)明采用疊裝結(jié)構(gòu),將兩層芯片與兩塊襯板分別疊裝在引線框架上下兩面,與電源和輸出端子布局相配合,得到低寄生封裝結(jié)構(gòu);模塊下表面金屬層連接底熱沉,模塊上表面金屬層連接頂熱沉,以雙面散熱結(jié)構(gòu)解決低寄生疊裝結(jié)構(gòu)帶來的高熱流密度問題。 |
