AXI-Stream接口寫控制電路及方法
基本信息
| 申請?zhí)?/td> | CN201910188374.3 | 申請日 | - |
| 公開（公告）號 | CN111694773A | 公開（公告）日 | 2020-09-22 |
| 申請公布號 | CN111694773A | 申請公布日 | 2020-09-22 |
| 分類號 | G06F13/16(2006.01)I;G06F3/06(2006.01)I | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 蔡志國;謝榮先;趙庭武 | 申請（專利權(quán)）人 | 蘇州微影激光技術(shù)有限公司 |
| 代理機構(gòu) | 深圳市合道英聯(lián)專利事務(wù)所（普通合伙） | 代理人 | 蘇州微影激光技術(shù)有限公司 |
| 地址 | 215009江蘇省蘇州市高新區(qū)火炬路85號 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種AXI?Stream接口寫控制電路，包括主控狀態(tài)機、三級復(fù)用器sel信號控制邏輯器、三級時鐘使能控制邏輯器、四級D觸發(fā)器、三級復(fù)用器，所述主控狀態(tài)機的輸出端分別與三級復(fù)用器sel信號控制邏輯器、三級時鐘使能控制邏輯器連接并且用于向AXI端口輸出tvalid信號，所述三級時鐘使能控制邏輯器分別用于接收AXI端口的tready信號并且分別與其對應(yīng)的后一級D觸發(fā)器連接；每一級D觸發(fā)器的輸出端與對應(yīng)的復(fù)用器的第一輸入端連接，每一級復(fù)用器的輸出端與其對應(yīng)的后一級D觸發(fā)器的輸入端連接；還公開了一種AXI?Stream接口寫控制方法。本發(fā)明能夠?qū)崿F(xiàn)機制FPGA內(nèi)部的邏輯資源利用率極高，而且所有的輸出信號都是D觸發(fā)器的輸出，提高時序性能，有利于時序收斂。?? |
