電感堆疊結(jié)構(gòu)及射頻放大器
基本信息
| 申請?zhí)?/td> | CN201910256167.7 | 申請日 | - |
| 公開（公告）號 | CN111769094A | 公開（公告）日 | 2020-10-13 |
| 申請公布號 | CN111769094A | 申請公布日 | 2020-10-13 |
| 分類號 | H01L23/522(2006.01)I;H03F3/189(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 李博豪;尹雪松 | 申請（專利權(quán)）人 | 北京智譜微科技有限責(zé)任公司 |
| 代理機構(gòu) | 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人 | 彭瓊 |
| 地址 | 100083北京市海淀區(qū)知春路1號學(xué)院國際大廈8層812 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種電感堆疊結(jié)構(gòu)及射頻放大器。該電感堆疊結(jié)構(gòu)包括：襯底；堆疊在襯底上的第一電感和第二電感；其中，第一電感在襯底上的垂直投影包括第一環(huán)形和第二環(huán)形，第一環(huán)形和第二環(huán)形關(guān)于第一中心點呈中心對稱；第二電感在襯底上的垂直投影包括第三環(huán)形，第三環(huán)形關(guān)于第二中心點呈中心對稱圖形；并且，第一中心點和第二中心點重合。根據(jù)本發(fā)明實施例，能夠在減小電感占用面積的情況下，避免電感的電磁場耦合，降低了芯片成本。?? |
