芯片的電源網(wǎng)絡(luò)布圖方法及裝置

基本信息

申請?zhí)?/td> CN202010898243.7 申請日 -
公開（公告）號 CN112115670A 公開（公告）日 2020-12-22
申請公布號 CN112115670A 申請公布日 2020-12-22
分類號 G06F30/392(2020.01)I;G06F115/02(2020.01)N 分類 計算；推算；計數(shù);
發(fā)明人 曾健忠 申請（專利權(quán)）人 深圳天狼芯半導體有限公司
代理機構(gòu) 深圳中一聯(lián)合知識產(chǎn)權(quán)代理有限公司 代理人 深圳天狼芯半導體有限公司
地址 518000廣東省深圳市福田區(qū)梅林街道孖嶺社區(qū)凱豐路10號翠林大廈8層806J
法律狀態(tài) -

摘要

摘要 本申請適用于集成電路設(shè)計及版圖領(lǐng)域，提供了芯片的電源網(wǎng)絡(luò)布圖方法及裝置，包括：首先根據(jù)芯片的尺寸大小將芯片劃分為多個電源區(qū)域；然后在每個所述電源區(qū)域內(nèi)設(shè)置至少一個電源分配電路；其中，各個電源分配電路為各自所在的電源區(qū)域內(nèi)的多個邏輯電路提供供電電壓；連接各個電源分配電路的電壓輸入端以形成電壓輸入網(wǎng)絡(luò)；連接各個所述源分配電路的電壓輸出端以形成電壓輸出網(wǎng)絡(luò)；最后連接電壓輸出網(wǎng)絡(luò)和控制電路以使控制電路根據(jù)電壓輸出網(wǎng)絡(luò)的反饋調(diào)節(jié)供電電壓；使得所有電源區(qū)域內(nèi)的多個邏輯電路均由電壓輸出網(wǎng)絡(luò)提供供電電壓，各個邏輯電路的供電得到較好的均衡，故在超低工作電壓下減小邏輯電路的供電電壓壓降，從而減小了時序偏差。??