一種降低氧化層電場(chǎng)強(qiáng)度的MOSFET器件及其制備方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011324384.4 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN114530380A | 公開(kāi)（公告）日 | 2022-05-24 |
| 申請(qǐng)公布號(hào) | CN114530380A | 申請(qǐng)公布日 | 2022-05-24 |
| 分類(lèi)號(hào) | H01L21/336（2006.01）I;H01L29/06（2006.01）I;H01L29/78（2006.01）I | 分類(lèi) | 基本電氣元件; |
| 發(fā)明人 | 李鑫 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 瑤芯微電子科技（上海）有限公司 |
| 代理機(jī)構(gòu) | 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | - |
| 地址 | 200120上海市浦東新區(qū)中國(guó)（上海）自由貿(mào)易試驗(yàn)區(qū)蔡倫路1690號(hào)3幢405、416室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種降低氧化層電場(chǎng)強(qiáng)度的MOSFET器件及其制備方法，方法包括：選取N型襯底層；在N型襯底層上形成第一N型外延層；在第一N型外延層內(nèi)表面形成P+埋層區(qū)；在第一N型外延層上形成第二N型外延層；在第二N型外延層的兩端的內(nèi)表面形成兩個(gè)P阱注入?yún)^(qū)；在P阱注入?yún)^(qū)的內(nèi)表面形成N+注入?yún)^(qū)；在P阱注入?yún)^(qū)的內(nèi)表面形成P+注入?yún)^(qū)，同時(shí)在第二N型外延層的內(nèi)表面形成P+場(chǎng)調(diào)制區(qū)；在第二N型外延層、部分P阱注入?yún)^(qū)和部分N+注入?yún)^(qū)上形成柵氧化層；在P+注入?yún)^(qū)和部分N+注入?yún)^(qū)上形成源極；在N型襯底層的下表面形成漏極；在柵氧化層上形成柵極。本發(fā)明P+場(chǎng)調(diào)制區(qū)可以將柵氧化層中的峰值電場(chǎng)降低，引入到SiC體內(nèi)，避免了表面擊穿現(xiàn)象。 |
