一種高可靠DSP程序代碼加載方法及加載平臺

基本信息

申請?zhí)?/td> CN202111505438.1 申請日 -
公開（公告）號 CN114185716A 公開（公告）日 2022-03-15
申請公布號 CN114185716A 申請公布日 2022-03-15
分類號 G06F11/14（2006.01）I;G06F11/07（2006.01）I;G06F9/4401（2018.01）I;G06F8/65（2018.01）I 分類 計算；推算；計數(shù);
發(fā)明人 史秀花;劉慶波;譚姍姍;王卓群;趙建華;許穎瑩;鄒波 申請（專利權(quán)）人 上海無線電設(shè)備研究所
代理機構(gòu) 上海元好知識產(chǎn)權(quán)代理有限公司 代理人 朱成之;張妍
地址 200233上海市閔行區(qū)中春路1555號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種高可靠DSP程序代碼加載方法，DSP和非易失性存儲器信號連接FPGA，F(xiàn)PGA包含看門狗模塊，所述方法包含步驟：S1、將DSP程序代碼預(yù)先存儲在非易失性存儲器的n個第一基片以及FPGA的ROM中，令計數(shù)值false＝0；S2、上電后，DSP從選取的第一基片中加載DSP程序代碼；DSP運行過程中，若FPGA的看門狗模塊判斷DSP工作異常，看門狗模塊向DSP發(fā)送多次復(fù)位信號，當(dāng)發(fā)送次數(shù)超過設(shè)定的閾值且DSP仍未正常工作，更新false為false+1，若false＜n則DSP重新選取一個未被選取過的第一基片并重復(fù)步驟S2，若false＝n則進入S3；S3、DSP從FPGA的ROM中加載DSP程序代碼。本發(fā)明還提供一種高可靠DSP程序代碼加載平臺。