產(chǎn)生均衡占空比信號的VCO設(shè)備

基本信息

申請?zhí)?/td> CN201310377830.1 申請日 -
公開（公告）號 CN104426540B 公開（公告）日 2017-08-11
申請公布號 CN104426540B 申請公布日 2017-08-11
分類號 H03L7/099 分類 基本電子電路;
發(fā)明人 劉曉飛;肖天昊;嚴(yán)天鳴;顧正明 申請（專利權(quán)）人 蘇州中科集成電路設(shè)計中心有限公司
代理機構(gòu) 南京蘇科專利代理有限責(zé)任公司 代理人 蘇州中科集成電路設(shè)計中心有限公司
地址 215123 江蘇省蘇州市工業(yè)園區(qū)金雞湖大道1355號國際科技園二期E301
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種產(chǎn)生均衡占空比信號的VCO設(shè)備，包括有設(shè)備本體，其中：設(shè)備本體內(nèi)對稱配置有至少兩個相同的環(huán)形振蕩裝置，環(huán)形振蕩裝置設(shè)置有獨立的信號輸出端口，環(huán)形振蕩裝置采用四級差分延遲組件構(gòu)成，兩個環(huán)形振蕩裝置首尾相連，環(huán)形振蕩裝置其中的一級采用非反向的接法，環(huán)形振蕩裝置上均連接有PMOS裝置，該PMOS裝置相互之間交叉耦合連接，且PMOS裝置的柵端接地，PMOS裝置共同連接有差分放大裝置的輸入端，差分放大裝置的輸出端連接有反相裝置的輸入端。由此，消除了傳統(tǒng)環(huán)形振蕩裝置兩個輸出信號之間存在延遲的問題，通過交叉耦合的方法，將兩路輸出信號進(jìn)行同步，最終使得輸出信號達(dá)到均衡的占空比。