并行向下兼容的多模IRA_LDPC譯碼器及其譯碼方法

基本信息

申請(qǐng)?zhí)?/td> CN201410384058.0 申請(qǐng)日 -
公開（公告）號(hào) CN105337618B 公開（公告）日 2018-11-20
申請(qǐng)公布號(hào) CN105337618B 申請(qǐng)公布日 2018-11-20
分類號(hào) H03M13/11 分類 基本電子電路;
發(fā)明人 龔瑩瑩;鄒宇;楊凡;陳小元 申請(qǐng)（專利權(quán)）人 上海明波通信技術(shù)股份有限公司
代理機(jī)構(gòu) 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 代理人 戴廣志
地址 201203 上海市浦東新區(qū)張江高科技園區(qū)科苑路399號(hào)12幢6樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種并行向下兼容的多模IRA_LDPC譯碼器，包括：后驗(yàn)信息存儲(chǔ)單元、初始化輸入信息單口存儲(chǔ)單元、后驗(yàn)信息存儲(chǔ)和數(shù)據(jù)處理單元間的數(shù)據(jù)切換模塊、初始化輸入信息存儲(chǔ)和數(shù)據(jù)處理單元間的數(shù)據(jù)切換模塊、數(shù)據(jù)處理單元、先驗(yàn)信息和數(shù)據(jù)處理單元之間的數(shù)據(jù)切換模塊、先驗(yàn)信息壓縮存儲(chǔ)單元、壓縮后的先驗(yàn)信息符號(hào)位存儲(chǔ)單元、讀寫以及功能模塊動(dòng)作控制的主控單元模塊以及三個(gè)讀存儲(chǔ)器；本發(fā)明的多模IRA_LDPC譯碼器能兼容不同的并行度提高數(shù)據(jù)吞吐率，節(jié)約單次迭代譯碼需要的時(shí)間。本發(fā)明還公開了一種所述多模IRA_LDPC譯碼器的譯碼方法。