校準USB芯片時鐘的方法、裝置和芯片
基本信息
申請?zhí)?/td> | CN202110800284.2 | 申請日 | - |
公開(公告)號 | CN113434449A | 公開(公告)日 | 2021-09-24 |
申請公布號 | CN113434449A | 申請公布日 | 2021-09-24 |
分類號 | G06F13/42(2006.01)I;G06F1/12(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 李立;王韓;李凌浩;楊磊;范振偉 | 申請(專利權(quán))人 | 兆訊恒達科技股份有限公司 |
代理機構(gòu) | 北京汲智翼成知識產(chǎn)權(quán)代理事務所(普通合伙) | 代理人 | 陳曦;賈興昌 |
地址 | 100080北京市海淀區(qū)蘇州街20號院2號樓四層北側(cè) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種校準USB芯片時鐘的方法、裝置和芯片。該方法中,每個操作周期執(zhí)行以下步驟:利用同步字獲取第一時長的高電平矩形脈沖;利用第二時鐘在高電平矩形脈沖的時間窗口內(nèi)進行計數(shù),得到第一數(shù)值;利用第一數(shù)值和第二數(shù)值對第一時鐘的控制字進行校準,以對第一時鐘進行校準。本發(fā)明用倍頻后的待校準的時鐘幀頭的同步字的時間窗口中計數(shù),用計數(shù)值與理論計數(shù)值相比較,得到偏差,利用偏差對待校準時鐘進行校準,由于同步字的周期是固定且準確的,而且待校準的時鐘經(jīng)過倍頻,待校準時鐘在同步字時間窗口內(nèi)的計數(shù)與理論值的偏差精度更高,因而根據(jù)偏差進行校準的精度更高。 |
