一種VDMOS芯片及其電路應(yīng)用結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202122088554.X 申請日 -
公開（公告）號 CN215896409U 公開（公告）日 2022-02-22
申請公布號 CN215896409U 申請公布日 2022-02-22
分類號 H01L29/78（2006.01）I;H01L23/552（2006.01）I;H03K17/687（2006.01）I;H03K7/08（2006.01）I 分類 基本電氣元件;
發(fā)明人 楊正友;任煒強;謝文華 申請（專利權(quán)）人 深圳真茂佳半導(dǎo)體有限公司
代理機構(gòu) 北京維正專利代理有限公司 代理人 朱鵬程
地址 518000廣東省深圳市南山區(qū)西麗街道沙河西路健興科技大廈C座310
法律狀態(tài) -

摘要

摘要 本申請涉及一種VDMOS芯片及其電路應(yīng)用結(jié)構(gòu)，包括半導(dǎo)體基座，半導(dǎo)體基座分為源區(qū)、漂移區(qū)和基體區(qū)，源區(qū)上貫穿設(shè)置有溝槽，且溝槽貫穿漂移區(qū)并延伸到基體區(qū)中，源區(qū)和基體區(qū)極性相同，源區(qū)和漂移區(qū)極性相反；基體區(qū)遠(yuǎn)離漂移區(qū)的一側(cè)設(shè)置有漏極金屬層，源區(qū)遠(yuǎn)離漂移區(qū)的一側(cè)設(shè)置有源極金屬層；溝槽內(nèi)設(shè)置有柵極金屬層，柵極金屬層與溝槽內(nèi)壁之間設(shè)置有絕緣層；柵極金屬層上設(shè)置有屏蔽層，屏蔽層的兩端分別延伸至溝槽兩側(cè)的源區(qū)上；柵極金屬層上設(shè)置有柵極引出線，柵極引出線穿設(shè)在屏蔽層上且端部位于屏蔽層外。本申請具有消除VDMOS芯片內(nèi)部高速開關(guān)引起的高頻諧振從溝槽中輻射至外界，減小對外圍電路的電磁干擾的效果。