多槽間嵌埋柵極的場效晶體管結(jié)構(gòu)及其制造方法

基本信息

申請?zhí)?/td> CN202110701212.2 申請日 -
公開（公告）號 CN113437153B 公開（公告）日 2022-02-22
申請公布號 CN113437153B 申請公布日 2022-02-22
分類號 H01L29/78（2006.01）I;H01L21/336（2006.01）I;H01L29/06（2006.01）I;H01L29/423（2006.01）I 分類 基本電氣元件;
發(fā)明人 任煒強 申請（專利權(quán)）人 深圳真茂佳半導體有限公司
代理機構(gòu) 北京維正專利代理有限公司 代理人 吳珊
地址 518000廣東省深圳市南山區(qū)西麗街道沙河西路健興科技大廈C座310
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種多槽間嵌埋柵極的場效晶體管結(jié)構(gòu)及其制造方法，晶體管包括位于底部的外延芯片、位于頂部的源極覆蓋層以及嵌入的柵極結(jié)構(gòu);外延芯片開設(shè)有用于安裝柵極結(jié)構(gòu)的第一溝槽與位于第一溝槽兩側(cè)的第二溝槽;第二溝槽具有位于有源層上的第一區(qū)段,供歐姆接觸導通到有源層位在第一溝槽兩側(cè)的溝道，第二溝槽還具有位于有源層下的第二區(qū)段,在第二區(qū)段形成有與有源層與肖特基效應(yīng)破壞結(jié)同極且連接兩者的反極型摻雜,以在第二區(qū)段形成直立且分離的肖特基勢壘,用于阻擋場效晶體管正向電子流。本發(fā)明具有的效果包括：在MOS管槽接觸制作時同時實現(xiàn)肖特基勢壘的制作、在肖特基勢壘在施加正向電壓時漏電流小、以及消除MOS管內(nèi)PN結(jié)的寄生電容。