多源MOS管共用柵極的芯片結(jié)構(gòu)及其制造方法

基本信息

申請?zhí)?/td> CN202111006493.6 申請日 -
公開（公告）號 CN113725300B 公開（公告）日 2022-04-26
申請公布號 CN113725300B 申請公布日 2022-04-26
分類號 H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L27/088（2006.01）I;H01L21/336（2006.01）I 分類 基本電氣元件;
發(fā)明人 任煒強(qiáng);春山正光 申請（專利權(quán)）人 深圳真茂佳半導(dǎo)體有限公司
代理機(jī)構(gòu) 北京維正專利代理有限公司 代理人 朱鵬程
地址 518000廣東省深圳市南山區(qū)西麗街道沙河西路健興科技大廈C座310
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種多源MOS管共用柵極的芯片結(jié)構(gòu)及其制造方法，結(jié)構(gòu)包括漏極襯底、柵極填充體、位于柵極填充體之間的源極填充體、漏極襯底上的源極覆蓋層以及由漏極襯底背面設(shè)置的半導(dǎo)通孔結(jié)構(gòu)。源極覆蓋層接受柵極填充體的第一高度段驅(qū)動通過第二有源層導(dǎo)通到半導(dǎo)通孔結(jié)構(gòu)與漏極襯底的背面,以構(gòu)成第一MOS管結(jié)構(gòu);源極填充體接受柵極填充體的第二高度段驅(qū)動通過第一有源層導(dǎo)通到漏極襯底的背面,以構(gòu)成第二MOS管結(jié)構(gòu)。本發(fā)明提供的場效晶體管架構(gòu)具有多源MOS管共用柵極實(shí)現(xiàn)MOS器件密集化且不受到二次開槽因溝槽深度差異影響電性能的效果。