分組編程電路

基本信息

申請(qǐng)?zhí)?/td> CN201621201849.6 申請(qǐng)日 -
公開（公告）號(hào) CN206849500U 公開（公告）日 2018-01-05
申請(qǐng)公布號(hào) CN206849500U 申請(qǐng)公布日 2018-01-05
分類號(hào) G11C7/10(2006.01)I 分類 信息存儲(chǔ);
發(fā)明人 張登軍 申請(qǐng)（專利權(quán)）人 珠海泓芯科技有限公司
代理機(jī)構(gòu) 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蔡純;張靖琳
地址 519000 廣東省珠海市高新區(qū)大學(xué)路清華科技園A座0222號(hào)
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種分組編程電路，所述分組編程電路包括：第一模塊，所述第一模塊用于與根據(jù)輸入數(shù)據(jù)的第一部分，產(chǎn)生第一判斷信號(hào)；第二模塊，所述第二模塊用于根據(jù)輸入數(shù)據(jù)的第二部分，產(chǎn)生第二判斷信號(hào)；第三模塊，所述第三模塊用于根據(jù)全部輸入數(shù)據(jù)，產(chǎn)生第三判斷信號(hào)；以及分組編程模塊，所述分組編程模塊用于根據(jù)第一判斷信號(hào)、第二判斷信號(hào)以及第三判斷信號(hào)，對(duì)全部所述輸入數(shù)據(jù)進(jìn)行分組編程，由此，可以在有限的電荷泵能力下節(jié)約編程時(shí)間，提高編程效率。