一種減小脈寬調(diào)制系統(tǒng)編碼誤碼率的邏輯電路

基本信息

申請?zhí)?/td> CN200820059964.3 申請日 -
公開（公告）號 CN201243268Y 公開（公告）日 2009-05-20
申請公布號 CN201243268Y 申請公布日 2009-05-20
分類號 H03K7/08(2006.01)I;H03K19/173(2006.01)I;G10L19/00(2006.01)I 分類 基本電子電路;
發(fā)明人 陶園林 申請（專利權(quán)）人 上海海德眾業(yè)技術(shù)創(chuàng)新工程有限公司
代理機構(gòu) 上海世貿(mào)專利代理有限責(zé)任公司 代理人 葉克英
地址 201400上海市奉賢區(qū)南橋鎮(zhèn)解放東路121號501-26
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種減小脈寬調(diào)制系統(tǒng)編碼誤碼率的邏輯電路，其特征在于D觸發(fā)器的輸入端與邏輯組合電路連接，該邏輯組合電路的第一輸入端與CLK信號輸入端連接，該邏輯組合電路的第二輸入端與PWM DATA輸入端連接，該邏輯組合電路的第一輸出端與D觸發(fā)器的時鐘輸入端連接，該邏輯組合電路的第二輸出端與D觸發(fā)器的復(fù)位輸入端連接，該D觸發(fā)器的數(shù)據(jù)輸入端接固定電平，該D觸發(fā)器的輸出端與DATA OUT數(shù)據(jù)輸出端連接。它利用與載波信號有一定周期及相位關(guān)系的時鐘信號對調(diào)制后的編碼進行時序邏輯操作，實現(xiàn)對調(diào)制后的編碼整形及誤碼剔除的效果，大大增強脈寬編碼調(diào)制系統(tǒng)的抗干擾能力，提高編碼傳輸?shù)馁|(zhì)量，降低信號解調(diào)以后的失真度。