FPGA平臺(tái)及其性能評(píng)估與設(shè)計(jì)優(yōu)化的方法、存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN201911252826.6 申請(qǐng)日 -
公開（公告）號(hào) CN111176962B 公開（公告）日 2021-09-10
申請(qǐng)公布號(hào) CN111176962B 申請(qǐng)公布日 2021-09-10
分類號(hào) G06F11/34（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 邵翠萍;李慧云;李青峰 申請(qǐng)（專利權(quán)）人 深圳先進(jìn)技術(shù)研究院
代理機(jī)構(gòu) 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 黎堅(jiān)怡
地址 518055廣東省深圳市南山區(qū)西麗大學(xué)城學(xué)苑大道1068號(hào)
法律狀態(tài) -

摘要

摘要 本申請(qǐng)主要是涉及FPGA平臺(tái)及其性能評(píng)估與設(shè)計(jì)優(yōu)化的方法、存儲(chǔ)介質(zhì)，該方法包括：將FPGA平臺(tái)的待運(yùn)行算法的待處理數(shù)據(jù)按照變量進(jìn)行分類；其中，每一個(gè)變量所對(duì)應(yīng)的數(shù)據(jù)被劃分到同一個(gè)數(shù)據(jù)類別，數(shù)據(jù)類別的數(shù)目等于變量的數(shù)目，且不小于2；計(jì)算各個(gè)數(shù)據(jù)類別所需的計(jì)算量及讀取量；對(duì)各個(gè)數(shù)據(jù)類別的計(jì)算量及讀取量進(jìn)行求和，以計(jì)算待運(yùn)行算法的總計(jì)算量及總讀取量；基于總計(jì)算量及總讀取量對(duì)FPGA平臺(tái)進(jìn)行性能評(píng)估和/或設(shè)計(jì)優(yōu)化。本申請(qǐng)基于待運(yùn)行算法對(duì)待處理數(shù)據(jù)按照變量進(jìn)行分類，以便于直觀地反映出各個(gè)數(shù)據(jù)類別中待處理數(shù)據(jù)對(duì)待運(yùn)行算法的計(jì)算量、讀取量的貢獻(xiàn)，從而基于總計(jì)算量及總讀取量對(duì)FPGA平臺(tái)進(jìn)行分析，以便于找到FPGA平臺(tái)的性能瓶頸。