FPGA平臺及其性能評估與設(shè)計優(yōu)化的方法、存儲介質(zhì)

基本信息

申請?zhí)?/td> CN201911252826.6 申請日 -
公開（公告）號 CN111176962B 公開（公告）日 2021-09-10
申請公布號 CN111176962B 申請公布日 2021-09-10
分類號 G06F11/34（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 邵翠萍;李慧云;李青峰 申請（專利權(quán)）人 深圳先進技術(shù)研究院
代理機構(gòu) 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 黎堅怡
地址 518055廣東省深圳市南山區(qū)西麗大學(xué)城學(xué)苑大道1068號
法律狀態(tài) -

摘要

摘要 本申請主要是涉及FPGA平臺及其性能評估與設(shè)計優(yōu)化的方法、存儲介質(zhì)，該方法包括：將FPGA平臺的待運行算法的待處理數(shù)據(jù)按照變量進行分類；其中，每一個變量所對應(yīng)的數(shù)據(jù)被劃分到同一個數(shù)據(jù)類別，數(shù)據(jù)類別的數(shù)目等于變量的數(shù)目，且不小于2；計算各個數(shù)據(jù)類別所需的計算量及讀取量；對各個數(shù)據(jù)類別的計算量及讀取量進行求和，以計算待運行算法的總計算量及總讀取量；基于總計算量及總讀取量對FPGA平臺進行性能評估和/或設(shè)計優(yōu)化。本申請基于待運行算法對待處理數(shù)據(jù)按照變量進行分類，以便于直觀地反映出各個數(shù)據(jù)類別中待處理數(shù)據(jù)對待運行算法的計算量、讀取量的貢獻，從而基于總計算量及總讀取量對FPGA平臺進行分析，以便于找到FPGA平臺的性能瓶頸。