基于FPGA的多種編碼器協(xié)議自由轉(zhuǎn)換IP核及方法

基本信息

申請?zhí)?/td> CN201911194792.X 申請日 -
公開（公告）號 CN110908942B 公開（公告）日 2021-09-07
申請公布號 CN110908942B 申請公布日 2021-09-07
分類號 G06F13/38;H04L29/06;G05B19/042 分類 計算；推算；計數(shù);
發(fā)明人 柯洋;徐亞飛;程維福;諶昊;趙志剛 申請（專利權(quán)）人 武漢華之洋科技有限公司
代理機構(gòu) 北京同輝知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 孫艷敏
地址 430000 湖北省武漢市江夏區(qū)經(jīng)濟(jì)開發(fā)區(qū)陽光大道717號中國船舶重工集團(tuán)公司第七一七研究所綜合管理樓1-2層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的多種編碼器協(xié)議自由轉(zhuǎn)換IP核及方法，涉及工業(yè)控制技術(shù)領(lǐng)域。該IP核包括：外設(shè)IP核模塊，用于獲取上位機寫入的控制字；基本IP核模塊，用于根據(jù)所述控制字，配置自定義IP核模塊的控制寄存器，實現(xiàn)對輸入、輸出協(xié)議的選擇，從而使能相應(yīng)的狀態(tài)機；自定義IP核模塊，與外部的編碼器及至少一個目的機相連，用于進(jìn)行編碼器數(shù)據(jù)采集、協(xié)議轉(zhuǎn)化并輸出數(shù)據(jù)至相應(yīng)目的機，且數(shù)據(jù)采集與數(shù)據(jù)輸出過程，均通過在相應(yīng)的狀態(tài)機控制下產(chǎn)生所需接口協(xié)議的時序的方式來實現(xiàn)。本發(fā)明實現(xiàn)了對編碼器數(shù)據(jù)并行處理、同步采集，以及按需轉(zhuǎn)化輸出，不但信息的實時性、同步性較高，而且克服了編碼器協(xié)議不一致的缺陷。