一種基于非共享存儲(chǔ)多核處理器的微系統(tǒng)架構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN202110857767.6 申請(qǐng)日 -
公開（公告）號(hào) CN113672549A 公開（公告）日 2021-11-19
申請(qǐng)公布號(hào) CN113672549A 申請(qǐng)公布日 2021-11-19
分類號(hào) G06F15/173（2006.01）I;G06F15/177（2006.01）I;G06F13/38（2006.01）I;G06F13/40（2006.01）I;G06F13/28（2006.01）I;G06F9/4401（2018.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王蕊;馮長(zhǎng)磊;陳雷;張彥龍;張拓;閻淵海;王炳雅 申請(qǐng)（專利權(quán)）人 北京微電子技術(shù)研究所
代理機(jī)構(gòu) 中國(guó)航天科技專利中心 代理人 范曉毅
地址 100076北京市豐臺(tái)區(qū)東高地四營(yíng)門北路2號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于非共享存儲(chǔ)多核處理器的微系統(tǒng)架構(gòu)，在系統(tǒng)中增加可編程邏輯電路，多核處理器每個(gè)處理器核獨(dú)立的存儲(chǔ)接口擴(kuò)展RAM型數(shù)據(jù)存儲(chǔ)器，然后分別連接到可編程邏輯電路，ROM型程序存儲(chǔ)器通過可編程邏輯電路實(shí)現(xiàn)共享，從而簡(jiǎn)化系統(tǒng)，同時(shí)解決了核間高速、高帶寬的大數(shù)據(jù)量傳輸瓶頸，提高了系統(tǒng)處理能力。