具有DDR高傳輸介面的新型SPI-NANDFlash存儲芯片及操作方法

基本信息

申請?zhí)?/td> CN202011177835.6 申請日 -
公開（公告）號 CN112395218A 公開（公告）日 2021-02-23
申請公布號 CN112395218A 申請公布日 2021-02-23
分類號 G06F12/0882(2016.01)I;G06F15/78(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 鄭文豪;施冠良;朱純瑩;黃歡;劉安偉 申請（專利權(quán)）人 南京揚賀揚微電子科技有限公司
代理機構(gòu) 南京蘇高專利商標(biāo)事務(wù)所（普通合伙） 代理人 顏盈靜
地址 210000江蘇省南京市浦口區(qū)橋林街道步月路29號12幢-80
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種具有高傳輸介面的新型SPI?NAND Flash存儲芯片，包括：可用于下發(fā)SPI命令的SPI命令邏輯控制單元、MCU數(shù)字邏輯單元、NAND Flash存儲單元和DQS管腳；所述MCU數(shù)字邏輯單元包括DDR Ping緩沖器和DDR Pong緩沖器；所述NAND Flash存儲單元包括靜態(tài)隨機存取存儲器和NAND閃存，所述靜態(tài)隨機存取存儲器包括數(shù)據(jù)緩沖器和寄存器；所述DQS管腳與SPI命令邏輯控制單元進行信號交換，所述MCU數(shù)字邏輯單元和NAND Flash存儲單元進行信號交換，所述MCU數(shù)字邏輯單元內(nèi)置DDR模式，實現(xiàn)DQS管腳讀取NAND Flash存儲單元的數(shù)據(jù)；根據(jù)SPI命令邏輯控制單元下發(fā)的SPI命令將資料載入數(shù)據(jù)緩沖器，下啟動DDR命令啟動DQS做同步信號Clock，通過Clock與DQS的信號而讀取資料。??