一種高速的閃存模擬器及其模擬方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201810532014.6 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN108804272A | 公開(kāi)（公告）日 | 2018-11-13 |
| 申請(qǐng)公布號(hào) | CN108804272A | 申請(qǐng)公布日 | 2018-11-13 |
| 分類號(hào) | G06F11/26;G06F13/28 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 譚四方 | 申請(qǐng)（專利權(quán)）人 | 深圳市德明利技術(shù)股份有限公司 |
| 代理機(jī)構(gòu) | 深圳市添源知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 深圳市德名利電子有限公司;深圳市德明利技術(shù)股份有限公司 |
| 地址 | 518000 廣東省深圳市龍華新區(qū)民治街道布龍路智慧谷創(chuàng)新園7樓701室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及存儲(chǔ)設(shè)備技術(shù)領(lǐng)域，尤其涉及一種高速的閃存模擬器及其模擬方法。本發(fā)明提供一種閃存的模擬方法，用于模擬器，該模擬器用以電性連接帶NandFlash接口的主機(jī)，該模擬方法包括：讀數(shù)據(jù)的處理流程；讀錯(cuò)誤記錄信息的處理流程；擦除塊的處理流程；寫(xiě)（編程）數(shù)據(jù)的處理流程。本發(fā)明的有益效果是：1、閃存模擬器采用可編程邏輯本器件，成本便宜；2、全兼容閃存接口；3、數(shù)據(jù)存儲(chǔ)用DRAM/SRAM代替閃存，讀寫(xiě)速度快；4、實(shí)際運(yùn)行時(shí)間可以縮短到原來(lái)的十分之一甚至到百分之一；5、大幅度的加快了測(cè)試驗(yàn)證速度，大幅度的節(jié)省研發(fā)/測(cè)試成本。 |
