電力專用交換機(jī)及其SV報文動態(tài)延時測算和補(bǔ)償方法
基本信息
申請?zhí)?/td> | CN201510868133.5 | 申請日 | - |
公開(公告)號 | CN106817322B | 公開(公告)日 | 2021-05-14 |
申請公布號 | CN106817322B | 申請公布日 | 2021-05-14 |
分類號 | H04L12/931;H04L7/00 | 分類 | 電通信技術(shù); |
發(fā)明人 | 葛光勝;陳志宏;郭華江;張保善;韓國頂;朱延章;汪強(qiáng);馬恒;常彥平;翟文博 | 申請(專利權(quán))人 | 許昌昌南通信科技有限公司 |
代理機(jī)構(gòu) | 河南大象律師事務(wù)所 | 代理人 | 尹周;張繼鋒 |
地址 | 461000 河南省許昌市魏都區(qū)許由西路2725號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種電力專用交換機(jī)及其SV報文動態(tài)延時測算和補(bǔ)償方法,具體涉及一種無需在SV報文中額外增加字段用于記錄進(jìn)入時間戳,無帶寬損失的電力專用交換機(jī)及其SV報文動態(tài)延時測算和補(bǔ)償方法。要解決的技術(shù)問題是傳統(tǒng)交換機(jī)傳輸SV報文的時間不可靠和不確定性。本發(fā)明包括數(shù)據(jù)處理專用處理器A,專用以太網(wǎng)交換芯片B和管理專用處理器C,管理專用處理器C用于對數(shù)據(jù)處理專用處理器A、專用以太網(wǎng)交換芯片B進(jìn)行配置管理,數(shù)據(jù)專用處理器A中設(shè)置有作為FPGA的計時時鐘的高精度的時鐘芯片。采用這樣的技術(shù)方案后的本發(fā)明,能夠在不犧牲傳輸帶寬性能的前提下,把SV報文在交換機(jī)中的傳輸延時填充到SV報文的指定位置。 |
