一種具有高電源噪聲抑制比的鎖相環(huán)電路
基本信息
申請?zhí)?/td> | CN202022764074.6 | 申請日 | - |
公開(公告)號 | CN213426145U | 公開(公告)日 | 2021-06-11 |
申請公布號 | CN213426145U | 申請公布日 | 2021-06-11 |
分類號 | H03L7/099;H03L7/085 | 分類 | 基本電子電路; |
發(fā)明人 | 張曉敏 | 申請(專利權(quán))人 | 燦芯半導(dǎo)體(蘇州)有限公司 |
代理機(jī)構(gòu) | 上海灣谷知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 倪繼祖 |
地址 | 215006 江蘇省蘇州市吳中區(qū)蘇州工業(yè)園區(qū)通園路208號蘇化科技園6號305-309室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實(shí)用新型公開了一種具有高電源噪聲抑制比的鎖相環(huán)電路,包括:鑒頻鑒相器、電荷泵、環(huán)路濾波器和分頻器,還包括:自校準(zhǔn)頻率電路和電源噪聲抑制壓控振蕩器,所述鑒頻鑒相器的輸出端連接所述電荷泵的輸入端;所述電荷泵的輸出端連接所述環(huán)路濾波器的輸入端和所述電源噪聲抑制壓控振蕩器的第一輸入端;所述電源噪聲抑制壓控振蕩器的輸出端作為電路信號輸出端,并連接所述分頻器的輸入端;所述分頻器的輸出端輸出反饋時鐘給所述鑒頻鑒相器的一個輸入端,所述鑒頻鑒相器的另一個輸入端接收基準(zhǔn)時鐘。本實(shí)用新型解決現(xiàn)有抑制電源噪聲技術(shù)中過多消耗面積功耗和調(diào)諧范圍較窄的問題。 |
