基于BISS-C協(xié)議的解碼方法、裝置及終端設(shè)備
基本信息
申請(qǐng)?zhí)?/td> | CN202111031834.5 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN114020660A | 公開(公告)日 | 2022-02-08 |
申請(qǐng)公布號(hào) | CN114020660A | 申請(qǐng)公布日 | 2022-02-08 |
分類號(hào) | G06F13/12(2006.01)I;G06F13/42(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 任占鵬;王曉亮;王玖珍 | 申請(qǐng)(專利權(quán))人 | 河北威賽特科技有限公司 |
代理機(jī)構(gòu) | - | 代理人 | - |
地址 | 050000河北省石家莊市鹿泉區(qū)山尹村鎮(zhèn)韓家園村碧水街81號(hào)軍鼎科技園18號(hào)樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種基于BISS?C協(xié)議的解碼方法、裝置及終端設(shè)備,該方法包括:微控制器發(fā)送第一時(shí)鐘信號(hào)至編碼器,編碼器根據(jù)第一時(shí)鐘信號(hào)發(fā)送第一數(shù)據(jù)信號(hào)至微控制器,基于預(yù)設(shè)的BISS協(xié)議的解碼器對(duì)第一數(shù)據(jù)信號(hào)進(jìn)行解碼得到第二數(shù)據(jù)信號(hào)并輸出返回結(jié)果。該基于BISS協(xié)議的解碼方法,能夠在不通過(guò)FPGA、專用的BISS?C解碼芯片或者選擇內(nèi)置BISS?C接口外設(shè)的微型控制器就可以實(shí)現(xiàn)解碼功能,降低了微型控制器和PC機(jī)的硬件配置的成本。 |
