基于FPGA模塊的PCIE實(shí)時(shí)網(wǎng)卡

基本信息

申請(qǐng)?zhí)?/td> CN202110623596.0 申請(qǐng)日 -
公開（公告）號(hào) CN113489594A 公開（公告）日 2021-10-08
申請(qǐng)公布號(hào) CN113489594A 申請(qǐng)公布日 2021-10-08
分類號(hào) H04L12/02（2006.01）I;G06F13/40（2006.01）I 分類 電通信技術(shù);
發(fā)明人 王峰 申請(qǐng)（專利權(quán)）人 北京中航雙興科技有限公司
代理機(jī)構(gòu) 北京知果之信知識(shí)產(chǎn)權(quán)代理有限公司 代理人 卜榮麗;李志剛
地址 100195北京市海淀區(qū)西杉創(chuàng)意園四區(qū)2號(hào)樓西段2層201
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于FPGA模塊的PCI E實(shí)時(shí)網(wǎng)卡，包括：ZYNQ模塊，包括FPGA芯片；與所述ZYNQ模塊連接的至少一個(gè)PHY芯片，所述PHY芯片通過MI I和\或RMI I接口與ZYNQ模塊進(jìn)行數(shù)據(jù)交互，所述PHY芯片與外接接口連接；PCI E總線，與所述ZYNQ模塊連接，用于將接收的數(shù)據(jù)傳遞至所述ZYNQ模塊處理。所述ZYNQ模塊包括帶ARM核的FPGA芯片；所述FPGA芯片通過所述PCI E總線與主機(jī)內(nèi)存相連，所述FPGA芯片與所述主機(jī)內(nèi)存通過所述PCI E總線進(jìn)行數(shù)據(jù)交互?；趲RM核的FPGA芯片進(jìn)行處理，使PCI E實(shí)時(shí)網(wǎng)卡的PCI E總線通信速率突破了瓶頸，提高了通訊速率，具有傳輸速率高的優(yōu)點(diǎn)。