一種基于FPGA的新型全數(shù)字串/并轉(zhuǎn)換系統(tǒng)

基本信息

申請?zhí)?/td> CN201620333068.6 申請日 -
公開（公告）號 CN205584179U 公開（公告）日 2016-09-14
申請公布號 CN205584179U 申請公布日 2016-09-14
分類號 H03M9/00(2006.01)I 分類 基本電子電路;
發(fā)明人 段克濤 申請（專利權(quán)）人 武漢智明力強光電系統(tǒng)有限公司
代理機構(gòu) - 代理人 -
地址 430074 湖北省武漢市東湖高新技術(shù)開發(fā)區(qū)光谷大道58號光谷總部國際（關(guān)南福星醫(yī)藥園）1棟18層6號房
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種基于FPGA的新型全數(shù)字串/并轉(zhuǎn)換系統(tǒng)，由時鐘產(chǎn)生單元、數(shù)據(jù)抽樣延遲線、數(shù)據(jù)恢復狀態(tài)機和輸出彈性緩沖器組成，所述數(shù)據(jù)抽樣延遲線每個通道的輸入數(shù)據(jù)利用8抽頭的延遲線進行異步抽樣，所述數(shù)據(jù)恢復狀態(tài)機通過邊沿檢測機從數(shù)據(jù)抽樣延遲線中選擇有效抽樣，并根據(jù)延時線的位置指示信號通過兩個8∶1選擇器選擇上升沿采樣和下降沿采樣，再傳遞給輸出彈性緩沖器，所述輸出彈性緩沖器把1bit622Mb/s的數(shù)據(jù)串化為5bit/124.4MHz或8bit/77MHz的數(shù)并輸出，所述時鐘產(chǎn)生單元用于驅(qū)動數(shù)據(jù)恢復狀態(tài)機，采用異步數(shù)據(jù)捕獲技術(shù)，它不使用DCM就可以實現(xiàn)數(shù)據(jù)恢復，而且能獲得更高的速度和性能，具有比較高的噪聲容限和比較低的功率損耗，也易于用FPGA對其進行實現(xiàn)。