3D堆疊高寬帶存儲(chǔ)器多通道并行測(cè)試系統(tǒng)及方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111251233.5 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN114171099A | 公開（公告）日 | 2022-03-11 |
| 申請(qǐng)公布號(hào) | CN114171099A | 申請(qǐng)公布日 | 2022-03-11 |
| 分類號(hào) | G11C29/14（2006.01）I;G11C29/12（2006.01）I;G11C29/38（2006.01）I | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 朱曉銳;鄧玉良;趙志偉;殷中云;方曉偉;楊彬;陳劍鋒;莊偉堅(jiān) | 申請(qǐng)（專利權(quán)）人 | 深圳市國(guó)微電子有限公司 |
| 代理機(jī)構(gòu) | 深圳市恒申知識(shí)產(chǎn)權(quán)事務(wù)所（普通合伙） | 代理人 | 鐘連發(fā) |
| 地址 | 518057廣東省深圳市高新技術(shù)產(chǎn)業(yè)園區(qū)高新南一道國(guó)微大廈 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種3D堆疊高寬帶存儲(chǔ)器多通道并行測(cè)試系統(tǒng)及方法，測(cè)試系統(tǒng)包括：測(cè)試器、邏輯芯片和DRAM芯片，其中測(cè)試器包括控制模塊及干擾測(cè)試選擇模塊，邏輯芯片包括測(cè)試信息產(chǎn)生模塊、緩存模塊、測(cè)試信息選擇模塊和數(shù)據(jù)比較模塊；測(cè)試方法包括：控制模塊控制測(cè)試信息產(chǎn)生模塊生成測(cè)試信息并傳輸?shù)骄彺婺K進(jìn)行緩存；干擾測(cè)試選擇模塊控制測(cè)試信息選擇模塊選定測(cè)試信息并發(fā)送到DRAM芯片；數(shù)據(jù)比較模塊將DRAM芯片回傳的數(shù)據(jù)與緩存模塊中存儲(chǔ)的數(shù)據(jù)進(jìn)行對(duì)比，并輸出對(duì)比結(jié)果。本發(fā)明通過(guò)控制信號(hào)，對(duì)不同的通道組合、不同的命令組合進(jìn)行選擇，實(shí)現(xiàn)高覆蓋率并行干擾測(cè)試。 |
