一種STT-MRAM的雙端自檢寫電路及數據寫入方法

基本信息

申請?zhí)?/td> CN201911077925.5 申請日 -
公開（公告）號 CN110993001B 公開（公告）日 2021-10-08
申請公布號 CN110993001B 申請公布日 2021-10-08
分類號 G11C11/16 分類 信息存儲;
發(fā)明人 劉冬生;陸家昊;李豪;嚴進;劉波;金子睿;喻紅梅;鄢奉賾 申請（專利權）人 浙江馳拓科技有限公司
代理機構 華中科技大學專利中心 代理人 李智
地址 430074 湖北省武漢市洪山區(qū)珞喻路1037號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種STT?MRAM的雙端自檢寫電路及數據寫入方法，屬于存儲器STT?MRAM電路設計領域，包括：寫操作執(zhí)行電路，其兩個輸入端分別用于接收寫操作類型控制信號IN和連接至自檢控制電路的輸出端，其兩個輸出端分別與存儲單元的BL端和SL端相連，用于根據控制信號開啟或關閉寫操作通路，并根據給存儲單元提供寫電流以寫入數據；自檢控制電路，其六個輸入端分別用于接收寫操作類型控制信號IN、信號寫使能信號WR_en、啟動信號PRE_en以及與存儲單元的BL端和SL端相連，用于在寫操作啟動階段產生開啟寫操作通路的控制信號，在寫操作執(zhí)行階段檢測存儲單元的BL端或SL端的電壓，以在存儲單元達到預期狀態(tài)時產生關閉寫操作通路的控制信號。本發(fā)明能夠縮短STT?MRAM存儲單元的寫脈沖時間。