集成電路及其制備方法

基本信息

申請(qǐng)?zhí)?/td> CN201710323449.5 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN108878471B 公開(kāi)（公告）日 2021-10-01
申請(qǐng)公布號(hào) CN108878471B 申請(qǐng)公布日 2021-10-01
分類(lèi)號(hào) H01L27/22（2006.01）I;H01L23/528（2006.01）I;H01L21/768（2006.01）I 分類(lèi) 基本電氣元件;
發(fā)明人 劉少鵬;陸宇 申請(qǐng)（專(zhuān)利權(quán)）人 浙江馳拓科技有限公司
代理機(jī)構(gòu) 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 韓建偉;謝湘寧
地址 311121 浙江省杭州市余杭區(qū)文一西路1500號(hào)1幢311
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種集成電路及其制備方法。該集成電路包括順序?qū)盈B設(shè)置的半導(dǎo)體襯底、邏輯器件、下金屬互連層、中間介質(zhì)層和上金屬互連層，中間介質(zhì)層中設(shè)置有MRAM和第一導(dǎo)體，下金屬互連層和上金屬互連層通過(guò)第一導(dǎo)體電連接，MRAM包括依次疊置在中間介質(zhì)層中的第二導(dǎo)體、下電極、存儲(chǔ)單元、上電極和第三導(dǎo)體，且下電極通過(guò)第二導(dǎo)體與下金屬互連層電連接，第三導(dǎo)體和上金屬互連層電連接。由于上述MRAM中的下電極通過(guò)第二導(dǎo)體與下金屬互連層連接，不僅能夠減小孔的電阻，還能夠?qū)ο码姌O進(jìn)行不同材料和工藝上的選擇進(jìn)行調(diào)整，從而使MRAM能夠具有優(yōu)異的存儲(chǔ)性能，進(jìn)而使集成有MRAM與邏輯器件的集成電路能夠具有優(yōu)異的性能。