一種小型時(shí)分雙向高帶寬數(shù)據(jù)鏈裝置

基本信息

申請?zhí)?/td> CN202121248249.6 申請日 -
公開（公告）號 CN215682276U 公開（公告）日 2022-01-28
申請公布號 CN215682276U 申請公布日 2022-01-28
分類號 H04B1/40（2015.01）I;H04N19/42（2014.01）I 分類 電通信技術(shù);
發(fā)明人 吳江波;張春澤;李辰飛;王仁智;楊繼超;劉建梁;韓杰;王軒;孔雅;奉輝;展鵬飛;李波;王振超 申請（專利權(quán)）人 天津訊聯(lián)科技有限公司
代理機(jī)構(gòu) 天津企興智財(cái)知識產(chǎn)權(quán)代理有限公司 代理人 安孔川
地址 300000天津市濱海新區(qū)自貿(mào)試驗(yàn)區(qū)（空港經(jīng)濟(jì)區(qū)）環(huán)河北路80號空港商務(wù)園東區(qū)8號樓B608室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供了一種小型時(shí)分雙向高帶寬數(shù)據(jù)鏈裝置，包括基帶總模塊、射頻總模塊，所述基帶總模塊包括FPGA模塊、射頻收發(fā)模塊、接口模塊、時(shí)鐘模塊、電源模塊一，所述FPGA模塊設(shè)有采集SDI視頻的端口，所述射頻收發(fā)模塊、接口模塊、時(shí)鐘模塊均與FPGA模塊連接；所述射頻收發(fā)模塊與射頻總模塊連接；所述FPGA模塊通過接口模塊與無人平臺雙向通訊；所述FPGA模塊、射頻收發(fā)模塊均與時(shí)鐘模塊連接，所述FPGA模塊、射頻收發(fā)模塊、接口模塊、時(shí)鐘模塊均與電源模塊一連接。本實(shí)用新型所述的FPGA模塊中實(shí)現(xiàn)接口配置以及壓縮算法，射頻收發(fā)模塊實(shí)現(xiàn)AD/DA轉(zhuǎn)換、濾波、混頻，減少了分立器件的使用，從而減小了板卡體積和產(chǎn)品功耗，實(shí)現(xiàn)了產(chǎn)品小型化、輕量化的目的。