一種對FPGA實時調(diào)試的系統(tǒng)和方法

基本信息

申請?zhí)?/td> CN201110192441.2 申請日 -
公開（公告）號 CN102841305A 公開（公告）日 2012-12-26
申請公布號 CN102841305A 申請公布日 2012-12-26
分類號 G01R31/317(2006.01)I;G01R31/3177(2006.01)I 分類 測量；測試;
發(fā)明人 朱旭;楊龍;張東曉 申請（專利權）人 北京飄石科技有限公司
代理機構 北京東正專利代理事務所（普通合伙） 代理人 劉瑜冬
地址 100086 北京市海淀區(qū)海淀大街38號樓(銀科大廈)907室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種對FPGA實時調(diào)試的系統(tǒng)，該系統(tǒng)包括：SPI收發(fā)模塊，用于接收外部數(shù)據(jù)從而形成檢測命令和檢測數(shù)據(jù)，發(fā)送內(nèi)部檢測結果和內(nèi)部存儲數(shù)據(jù)；SFR譯碼模塊，用于對特殊功能的寄存器命令進行譯碼；數(shù)據(jù)存儲單元，用于保存指定采樣數(shù)據(jù)；邏輯檢測單元，用于連接至少一組的待測邏輯單元并進行實時校驗，獲取校驗結果；上述模塊、單元依次連接進行數(shù)據(jù)通訊。上述系統(tǒng)的實時調(diào)試方法為：SPI收發(fā)模塊接收監(jiān)控系統(tǒng)數(shù)據(jù)，通過SFR模塊將SPI接受數(shù)據(jù)轉化為檢測指令或檢測數(shù)據(jù)并通過數(shù)據(jù)存儲單元存儲后發(fā)送至邏輯檢測單元，經(jīng)邏輯檢測單元對待測邏輯單元的判定將判定數(shù)據(jù)、結果存儲后通過SPI收發(fā)模塊發(fā)送。本發(fā)明的系統(tǒng)以SPI總線協(xié)議為基本調(diào)試裝置與設備交互數(shù)據(jù)的協(xié)議，實現(xiàn)了高速調(diào)試驗證產(chǎn)品設計，動態(tài)校驗調(diào)試。