一種針對(duì)集成電路異質(zhì)型邏輯單元的重綜合方法

基本信息

申請(qǐng)?zhí)?/td> CN201210559839.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN103886118A 公開(kāi)（公告）日 2014-06-25
申請(qǐng)公布號(hào) CN103886118A 申請(qǐng)公布日 2014-06-25
分類號(hào) G06F17/50(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 張峰;王作建;吳洋;于芳;劉忠立 申請(qǐng)（專利權(quán)）人 北京飄石科技有限公司
代理機(jī)構(gòu) 中科專利商標(biāo)代理有限責(zé)任公司 代理人 任巖
地址 100083 北京市朝陽(yáng)區(qū)北土城西路3號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種針對(duì)集成電路異質(zhì)型邏輯單元的重綜合方法，包括：逆拓?fù)湫蚺帕泄に囉成浜缶W(wǎng)表中所有節(jié)點(diǎn)；計(jì)算每個(gè)節(jié)點(diǎn)的cut；計(jì)算每個(gè)cut的函數(shù)f(X)；對(duì)函數(shù)f(X)進(jìn)行分解；用功能性等價(jià)的LUTs結(jié)構(gòu)與函數(shù)f(X)進(jìn)行布爾匹配。利用本發(fā)明，能充分利用異質(zhì)型邏輯單元中所有邏輯資源，從而減少所使用的LUT數(shù)。本發(fā)明能夠廣泛應(yīng)用于工藝映射后重綜合，能夠在不損害電路延時(shí)的情況下去減小電路面積，降低設(shè)計(jì)成本，具有廣闊的市場(chǎng)前景和應(yīng)用價(jià)值。