一種用于芯片的嵌入式封裝結(jié)構(gòu)及其制作方法

基本信息

申請(qǐng)?zhí)?/td> CN202110774904.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113284863A 公開(kāi)（公告）日 2021-08-20
申請(qǐng)公布號(hào) CN113284863A 申請(qǐng)公布日 2021-08-20
分類(lèi)號(hào) H01L23/31（2006.01）I;H01L23/13（2006.01）I;H01L23/14（2006.01）I;H01L23/15（2006.01）I;H01L23/48（2006.01）I;H01L23/495（2006.01）I;H01L25/04（2014.01）I;H01L21/48（2006.01）I;H01L21/52（2006.01）I;H01L21/56（2006.01）I;H01L21/60（2006.01）I 分類(lèi) 基本電氣元件;
發(fā)明人 楊貴;鄭亞平;陳春;武守坤;廖航;曹靜靜;樊廷慧;李波 申請(qǐng)（專(zhuān)利權(quán)）人 深圳市金百澤科技有限公司
代理機(jī)構(gòu) 深圳市千納專(zhuān)利代理有限公司 代理人 王慶凱
地址 516081廣東省惠州市大亞灣區(qū)響水河龍山六路
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種用于芯片的嵌入式封裝結(jié)構(gòu)，包括基板、襯底、膠體，基板上開(kāi)設(shè)有容置槽，襯底安裝于基板底部，芯片安裝于容置槽內(nèi)，使用塑模將膠體注塑于所述基板上或者直接使用絕緣膠膜壓合于所述基板上；上述用于芯片的嵌入式封裝結(jié)構(gòu)的有益效果為：通過(guò)金線將芯片邦定于容置槽內(nèi)，有效降低封裝結(jié)構(gòu)整體厚度，相應(yīng)縮減終端產(chǎn)品體積或增加實(shí)現(xiàn)其他功能的空間；將襯底安置于基板的底部，提升封裝可靠性，不僅提升了芯片襯底面的平整度而且可以根據(jù)襯底物料特性提升其他產(chǎn)品特性；降低過(guò)程報(bào)廢成本，芯片和封裝基板封裝測(cè)試前可以實(shí)現(xiàn)獨(dú)立檢驗(yàn)，挑選良品進(jìn)行封裝測(cè)試，避免封裝測(cè)試前的不良產(chǎn)品產(chǎn)生；實(shí)現(xiàn)多芯片封裝（2.5D或3D封裝）。