一種基于非整數(shù)多倍行高單元的集成電路全局布局方法

基本信息

申請?zhí)?/td> CN202110829312.3 申請日 -
公開（公告）號 CN113468847A 公開（公告）日 2021-10-01
申請公布號 CN113468847A 申請公布日 2021-10-01
分類號 G06F30/392（2020.01）I;G06F30/3947（2020.01）I;G06F30/398（2020.01）I;G06K9/62（2006.01）I;G06F111/04（2020.01）N 分類 計算；推算；計數(shù);
發(fā)明人 李旭;黃志鵬;魯振楷;陳建利 申請（專利權）人 上海立芯軟件科技有限公司
代理機構 福州元創(chuàng)專利商標代理有限公司 代理人 郭東亮;蔡學俊
地址 201306上海市浦東新區(qū)中國（上海）自由貿易試驗區(qū)臨港新片區(qū)云漢路979號2樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提出一種基于非整數(shù)多倍行高單元的集成電路全局布局方法，包括BestChoice聚類算法的使用，含以下步驟；步驟S1、確定NIMH單元約束條件；步驟S2、按NIMH單元約束條件修改BestChoice聚類算法中的代價函數(shù)，并對具有相同高度的單元引入偽網(wǎng)以滿足NIMH單元約束條件；步驟S3、當獲得單元粗略布局后，把芯片平均分成M×N個不重疊的區(qū)域網(wǎng)格并對網(wǎng)格進行分類；步驟S4、估計和最小化斷路器單元面積，把不連通區(qū)域變?yōu)檫B通區(qū)域以減少邊界的長度；把單元從錯誤區(qū)域取出；步驟S5、對半周長線長HPWL進行近似處理，將布局問題轉化為無約束最小化問題后求解；步驟S6、對EPIST算法提供其所需的全局收斂性分析，提升EPIST算法的計算效率；本發(fā)明能有效地優(yōu)化集成電路全局布局的設計工作。