一種芯片結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201510432023.4 申請日 -
公開（公告）號 CN106373958A 公開（公告）日 2017-02-01
申請公布號 CN106373958A 申請公布日 2017-02-01
分類號 H01L27/02(2006.01)I;H01L23/482(2006.01)I 分類 基本電氣元件;
發(fā)明人 王小樂 申請（專利權(quán)）人 熠芯（珠海）微電子研究院有限公司
代理機構(gòu) 北京同達信恒知識產(chǎn)權(quán)代理有限公司 代理人 郭麗
地址 519000 廣東省珠海市橫琴新區(qū)寶華路6號105室-20527
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片結(jié)構(gòu)，該芯片結(jié)構(gòu)包括：位于同層至少一個矩形的模擬單元布局設(shè)計區(qū)域，和位于所述芯片結(jié)構(gòu)中心的至少一個矩形的數(shù)字單元布局設(shè)計區(qū)域；每個模擬單元布局設(shè)計區(qū)域劃分為第一子區(qū)域，第二子區(qū)域和第三子區(qū)域；所述第一子區(qū)域設(shè)置有數(shù)字電源管腳線，所述第二子區(qū)域設(shè)置有模擬電源管腳線，所述第三子區(qū)域設(shè)置有模擬單元；所述數(shù)字電源管腳線與所述數(shù)字單元通過連線連接；所述模擬單元管腳線與所述模擬單元通過連線連接。本發(fā)明實施例提供的芯片結(jié)構(gòu)，數(shù)字電源管腳線與模擬單元設(shè)置在同一個矩形區(qū)域內(nèi)，充分利用芯片空間，從而可以減小芯片面積。