一種改善鎖相環(huán)頻率切換時間的方法

基本信息

申請?zhí)?/td> CN201810583685.5 申請日 -
公開（公告）號 CN108880540B 公開（公告）日 2022-03-15
申請公布號 CN108880540B 申請公布日 2022-03-15
分類號 H03L7/18（2006.01）I 分類 基本電子電路;
發(fā)明人 鄭賢;劉亮;何攀峰;范吉偉;劉青松 申請（專利權(quán)）人 中國電子科技集團公司第四十一研究所
代理機構(gòu) 青島智地領(lǐng)創(chuàng)專利代理有限公司 代理人 種艷麗
地址 266555山東省青島市黃島區(qū)經(jīng)濟技術(shù)開發(fā)區(qū)香江路98號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種改善鎖相環(huán)頻率切換時間的方法，屬于通信領(lǐng)域，本發(fā)明主要通過兩種方法來改善頻率切換時間，一是PLL所有的控制用FPGA進行智能控制，然后通過FPGA并行送數(shù)，由于FPGA能夠采用高速時鐘，基本上忽略了送數(shù)時間，二是鎖相環(huán)用兩個帶寬來切換，加快鎖相環(huán)的鎖相過程；本發(fā)明通過開機送數(shù)，將VCO預(yù)置參數(shù)寄存在FPGA寄存器上，不需要每次切換頻率工控機重新計算判斷，只需要FPGA簡單判斷后調(diào)取參數(shù)即可；本發(fā)明通過寬帶和窄帶帶寬自動切換來提高切換速度，加速PLL鎖相過程，可以將PLL的頻率切換時間從200us改善到最大時間在10us以下。