基于高速串行通信的接口橋接電路及其方法
基本信息
申請(qǐng)?zhí)?/td> | CN201810205670.5 | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN108345555B | 公開(kāi)(公告)日 | 2021-10-08 |
申請(qǐng)公布號(hào) | CN108345555B | 申請(qǐng)公布日 | 2021-10-08 |
分類(lèi)號(hào) | G06F13/40;G06F13/38 | 分類(lèi) | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 彭浩;李超;吳旭峰 | 申請(qǐng)(專(zhuān)利權(quán))人 | 北京算能科技有限公司 |
代理機(jī)構(gòu) | 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司 | 代理人 | 楊靜 |
地址 | 100176 北京市大興區(qū)北京經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)科谷一街8號(hào)院8號(hào)樓9層901(北京自貿(mào)試驗(yàn)區(qū)高端產(chǎn)業(yè)片區(qū)亦莊組團(tuán)) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實(shí)施例公開(kāi)了一種基于高速串行通信的接口橋接電路及其方法。該接口橋接電路包括PCIE接口模塊、AXI總線模塊、芯片鏈路模塊、轉(zhuǎn)換模塊、Serdes接口模塊和控制模塊,用于實(shí)現(xiàn)AI運(yùn)算加速板卡與主機(jī)之間連接的PCIE接口到AI加速處理芯片配置的Serdes接口之間的轉(zhuǎn)換。本發(fā)明實(shí)施例實(shí)現(xiàn)了AI加速處理芯片與上位主機(jī)之間以及級(jí)聯(lián)的多個(gè)AI加速處理芯片之間的高速互聯(lián)通信,提升了單個(gè)AI運(yùn)算加速板卡的運(yùn)算處理能力,并降低了AI加速處理芯片之間的接口復(fù)雜度。 |
