一種布局前高速串行信號通道仿真的創(chuàng)新方法
基本信息
申請?zhí)?/td> | CN202011636589.6 | 申請日 | - |
公開(公告)號 | CN112733352A | 公開(公告)日 | 2021-04-30 |
申請公布號 | CN112733352A | 申請公布日 | 2021-04-30 |
分類號 | G06F30/20 | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 蔣歷國;凌峰;夏云兵;代文亮;夏建峰;顧志超 | 申請(專利權(quán))人 | 芯和半導(dǎo)體科技(上海)股份有限公司 |
代理機(jī)構(gòu) | 上海樂泓專利代理事務(wù)所(普通合伙) | 代理人 | 蘇杰 |
地址 | 200000 上海市浦東新區(qū)納賢路60弄5號401室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供的布局前高速串行信號通道仿真創(chuàng)新方法,其特征在于,包括如下步驟:(1)根據(jù)內(nèi)嵌模板快速建模;(2)建立模型之間通道的串?dāng)_關(guān)系;(3)實(shí)例化模型,建立通道連接關(guān)系;(4)設(shè)置高速串行信號通道仿真參數(shù);(5)仿真;(6)顯示結(jié)果數(shù)據(jù)和圖片;(7)自動輸出報(bào)告。具有可視化、易操作、高效、時(shí)域頻域一起化自動仿真,有效解決了傳統(tǒng)方法過程中步驟之多、容易出錯(cuò)、串?dāng)_關(guān)聯(lián)不直觀、時(shí)域頻域不能一起化仿真、無法直接輸出報(bào)告等費(fèi)時(shí)、費(fèi)力、難維護(hù)等缺點(diǎn)。 |
